講演会&技術セミナー
講演会&技術セミナー
10:30-11:00 |
若狭政啓 氏株式会社アジラ
|
![]() 行動認識AIの基礎概要と将来展望行動認識AIはカメラに映る人物映像をもとに、その人物の行動を分析するAIであり、不審行動検知などの警備用途や購買分析等のマーケティング用途など、幅広い分野において社会実装が進んでいます。本発表では、行動認識AIの基礎技術及びその活用事例、そして将来の行動認識AIが可能にする未来について紹介致します。 |
11:00-11:20 |
木村直哉 氏CMエンジニアリング株式会社
|
![]() IoTプラットフォームへ組込むLSIの開発とその活用
|
11:20-11:40 |
Youngsoo Shin 氏Baum Design Systems Co., Ltd.
|
![]() Industry’s Fastest Chip-level Power AnalyzerSoC設計における制約のうち、性能と面積は比較的容易に見積もることが出来るようになりましたが、パワー解析は精度とパフォーマンスのトレードオフを考慮しつつ未だ不十分な手法に依存しているのが実情です。本講演では、RTLおよびゲートレベルのパワー解析手法の現状と課題について解説するとともに、Baumが開発したモデルベースの革新的なパワー解析手法についてご紹介します。合わせてパワーモデルの再利用や既存のRTL/ESLシミュレータやハードウェアエミュレータとの統合検証環境など、豊富なデバッグ機能と実績について事例を交えてご説明いたします。 |
11:40-12:00 |
Nitin Kishore 氏Truechip Solutions Pvt Ltd.
|
![]() The leading provider of Semiconductor Verification IP SolutionsTruechipは、豊富な検証IPの提供とともにそれらを組み込んだ検証サービスを提供する大手プロバイダーです。RISC Vベースのチップ、ネットワーキング、自動車、マイクロコントローラー、モバイル、ストレージ、データセンター、AIドメイン向けの検証IPソリューションを、カスタム検証IP開発とともにすべてのプロトコルに提供しています。 |
13:00-14:00 |
平井宏冶 氏株式会社ジーダット
|
![]() アナログ回路設計者の匠の技で行うアナログ回路の仕様設計と実現性検討アナログ回路設計はツールの進歩などで効率化が進み、経験の浅いアナログ技術者でも、効率よく設計できる環境がツールや各設計チームにより整えられてきています。それに対し、アナログ回路の仕様設計や実現性検討は定型化できない部 分が多く、また様々な設計手法を高いレベルで駆使する必要があるため、熟練したアナログ設計者の匠の技に頼った部分が多いのが現状です。このアナログ回路の仕様設計や実現性検討の現状と課題についてお話しさせていただきます。 |
14:10-14:40 |
加藤 心 氏日本シノプシス・CDMG日本R&Dセンター |
![]() 半導体製造データ処理の現場より
|
14:40-15:00 |
黒瀨幸司 氏一般社団法人電子情報技術
|
![]() JEITAの活動紹介 |
|
15:00-15:20 |
Tung-Chieh Chen
|
![]() AI-assisted EDA: Intelligent Floorplan ExplorationAs the number of memories in a chip has grown to hundreds of thousands, especially for AI, mobile, and HPC-related applications, the complexity of searching for good floorplans is significantly increasing. To tackle the searching complexity, automatic floorplanning for various objectives is required. With the recent advances in artificial intelligence, we apply reinforcement learning and hyperparameter tuning techniques to explore floorplan possibilities intelligently. Our AI-assisted dataflow-driven floorplan exploration tool, MaxPlace, can effectively reduce the design iteration cycles and significantly improve performance, power, area, and schedule (PPAS). |
15:20-15:40 |
Dipanjan Gope 氏SIMYOG TECHNOLOGY PVT LTD
|
![]() Virtual Laboratory for EMI/EMC電磁障害(EMI)と電磁両立性(EMC)は、電波室などでの検査で問題が発生すると、プロジェクトが大幅に影響されます。このためEMI/EMC性能を、各規格の環境・条件に合わせて事前にシミュレーションできることが望まれます。本講演では、CISPR25やMIL_STD,ISO_11452等の規格における、CE(伝導ノイズ)、RE(放射ノイズ)、CI(伝導耐量)、RI(放射耐量)を高速な3D/2Dソルバー等を利用して、シミュレーションすることで、LSIやPCBの設計段階でEMI/EMCを確認する手法をご紹介します。 |
16:40-17:50 |
泉谷 渉 氏株式会社産業タイムズ社
|
![]() メタバース本格化でコンピューティング能力は1000倍に増大する!
|